|
在新思科技(Synopsys)等EDA工具廠商的推動下，芯片設計技術一方面通過不斷與FinFET等突破性工藝技術相互推動，同時又通過不斷擴大對IP和軟件開發驗證的影響，將在近期給電子設計技術帶來巨大的變革。日前，Synopsys董事長兼全球聯合首席執行官Aart de Geus博士到訪上海并接受了本刊的專訪，詳細解讀了全新的EDA時代對系統級芯片(SoC)設計的影響。
集成多種關鍵技術的新一代工具
在新一代移動通信、新型數字消費電子產品和物聯網等應用的推動下，SoC的設計規模和復雜程度快速提高。Aart博士表示，今天的芯片設計不僅要面臨IP重用、調試和原型驗證等系統性設計挑戰，還需要考量引入FinFET等先進工藝帶來的影響，同時還要滿足性能、功耗、面積和良率(PPAY)要求，并應對不斷增加的軟件容量以及嚴苛的上市時間等方面的壓力。Synopsys很早就看到了這樣的趨勢，并通過推出新一代大型工具組合來應對這些挑戰，為此該公司在將其33%的營業收入投入到研發的基礎上，近年來還開展了幾十項收購活動，將MAGMA、思源軟件(SpringSoft)、EVE等業界知名的頂級EDA技術公司納入自己的麾下。這些巨量的研發和收購投入，為Synopsys推出新一代大型工具奠定了基礎，而這些全新的工具不僅解決了因為規模和新工藝等帶來的問題，還實現了設計效率的大幅度提高。
Synopsys為了應對新一代芯片的規模、設計復雜性和未來新工藝，在其業界領先的布局和布線解決方案IC Compiler產品的基礎上，聯合全球最重要的芯片設計伙伴共同開發了IC Complier II。該產品在一種全新的多線程架構上完全實現了重構，通過引入超高容量設計規劃、獨特的時鐘構建技術以及先進的glo ba lanalytical收斂技術，使物理設計的吞吐量實現了10倍的加速，將產能引入到了一個全新的時代。目前，采用IC ComplierII的先進設計已經成功流片。
整合型設計與協同設計要求新的技術方案
隨著市場和技術的演進，先進SoC的設計不僅需要通過引入一系列的IP來加快設計速度，還需要面對設計中越來越多的軟件部分，以及設計團隊全球化等新的設計流程和作業形態。因此，應對IP驗證、硬
件/軟件協同化設計和全球化整合型設計等挑戰的新設計技術和解決方案將廣泛興起。Aart博士表示，Synopsys對此也提前進行了充分的準備，如通過收購Coverity公司進一步提升IP和軟件的設計和驗證能力，推出HAPS系列軟硬件協同原型驗證系統，以及在今年推出業界最快的仿真系統ZeBu Server-3等。
ZeBu Server-3將全面調試功能、自動化軟件與領先驗證和系統級工具流緊密集成到一起，支持多種使用模式，包括電源管理驗證、仿真加速、嵌入式測試平臺、電路在線仿真( ICE)、事務級驗證(TBV)和利用虛擬原型的混合仿真，為復雜的SoC驗證提供了一種高產能環境，將硬件-軟件開發初啟、啟動操作系統和SoC驗證的速度加快多達4倍，即使是最大規模的設計，也可有效縮短產品上市時間。
FinFET時代來臨，你準備好了嗎
談到影響未來電子產業的新工藝技術，Aart博士認為，FinFET是最值得關注的工藝技術，目前已經進入一些應用領域，這代表著一個新時代的來臨。他表示，Synopsys多年來通過與加州大學伯克利分校以及頂級晶圓制造廠合作，一直深度參與FinFET工藝的研發，目前已經可以為FinFET工藝提供相應的IP和工具。同時Synopsys在中國也與一些領先的設計公司合作，幫助他們利用FinFET技術開發新一代的、基于先進技術節點的芯片產品。盡管中國芯片設計公司與國際領先同行在先進工藝技術引入上略有差距，但是在未來的一年中將可能見到本土設計公司推出的16nm FinFET芯片。
Aart博士補充道，在目前流片的設計中，采用最多的依然是45nm和28nm工藝，22nm或20nm工藝進展慢于行業的分析和預期。但是，Synopsys已經與相關晶圓廠合作開發新工藝，并實現了16nm和14nm設計的流片，甚至10nm設計已經成功流片。目前，Synopsys正在與英特爾等廠商合作開發7nm工藝技術，Synopsys與合作伙伴的技術人員正在深入探索新技術節點相關的創新，以及FinFET等新的工藝技術，將會帶來更小、更快、更低功耗的晶體管，甚至是更加便宜的晶體管。
| 